Getting Started

原題：Getting Started

教你怎麼操作平台的，然後要讓 one 輸出 1。這裡有個細節是給值時盡量寫的清楚一點，像這裡1 bit，建議寫成 1'b1，比寫 1 更清楚。

Verilog

module top_module( output one );
    assign one = 1'b1;
endmodule

Output Zero

原題：Output Zero

Verilog

module top_module(
    output zero
);// Module body starts after semicolon
    assign zero = 1'b0;
endmodule